欢迎FPGA工程师加入陌陌科技官方群
点击蓝字关注我们 FPGA之家-国内最好最大的FPGA纯工程师社区
1.FPGA设计流程
FPGA设计过程是借助EDA开发软件和编程工具开发FPGA芯片的过程。 FPGA设计流程如上图所示：包括设计定义、代码实现、功能仿真、逻辑综合、预仿真、布局布线、后仿真和板级调试等步骤！
1. 设计定义
设计定义阶段主要进行方案验证、系统设计和FPGA芯片选型等规划工作。 根据任务要求，评估系统的指标和复杂度，权衡工作速度以及芯片本身的资源和成本，选择合理的设计方案和合适的器件类型。
这个阶段往往要消耗大量的时间。 经过这个阶段，通常就完成了系统建模、功能定义、模块定义和设计文档编写。
2. 代码实现
代码实现阶段是用硬件描述语言来表达所定义的功能模块。 常用的硬件描述语言有VerilogHDL和VHDL。 在接下来的教程中，我们将主要讲解如何使用VerilogHDL进行FPGA设计。
下面是一个四选电路的代码实现过程：
常用的代码编辑软件有notepad++和UltraEdit，它们支持几乎所有主流编程语言的高亮、代码补全、自定义快捷键等功能。 它们外观精美，功能强大，扩展性强，插件包丰富，大大提高了工作效率。
3.功能模拟
功能仿真是在编译前验证用户设计的电路的逻辑功能。 此时仿真没有延迟信息，只测量初步功能。这里添加一个延迟类型知识点
我们知道信号在电路中传输时存在两种延迟：分量延迟和路径延迟。 顾名思义，元件延迟是信号经过元件时的延迟时间，路径延迟是信号经过连接线时的延迟时间。 上图中信号从a到b的延迟时间为T1+T2+T3+T4+T5，其中分量延迟为T1、T3、T5采购软件破解版，路径延迟为T2、T4。 在功能仿真中，该延迟信息全部为零。
4.逻辑综合
逻辑综合的概念就是将中层的具体描述转化为低层的描述。
也就是说，将语言描述的电路逻辑转化为与门、或门、非门、触发器等基本逻辑单元的互连。
仍然以四分之一电路为例，综合过程将Verilog代码翻译成门级互连网表。
综合的概念非常重要。 在用Verilog做电路设计时，我们总是会指出可综合的概念。 可综合意味着我们的代码可以转换为门级网表。 不可综合意味着代码无法转换为门级网表。 。
5. 预模拟
预仿真也称为后综合仿真。 仿真时，将综合生成的标准延迟文件反向标记到综合仿真模型中。
由于综合只能揭示逻辑门之间的基本互连关系，而没有连接宽度信息，因此预仿真只能评估门延迟的影响，而不能害怕路径延迟。 预仿真的结果和接线后的实际情况还是有些出入的，不是很准确。
目前的综合工具已经比较成熟，在平时的设计中可以省略这一步。 但如果布局布线后发现电路功能与设计意图不符，就需要回到之前的仿真来确定问题所在。
6. 布局和布线
布局和路由有时也称为实现和布局和路由。 布局布线就是将逻辑网表中的门级连接关系配置到FPGA芯片内部固有的硬件结构。
布局布线的过程就是首先将合成的基本逻辑门映射到FPGA的可编程逻辑块（CLB）上（上一讲我们知道FPGA中很多CLB组成了一个巨大的逻辑资源阵列，CLB就是FPGA Configurable基础），在相邻的CLB中配置相关逻辑，这是一个布局过程；
布线就是利用FPGA中丰富的布线资源，将各个CLB按照逻辑关系连接在一起。
有两种布局和布线策略：速度优先和面积优先。 在布局布线时，常常需要在最优速度和最优面积之间进行选择。
7. 后模拟
后仿真又称时序仿真，是将布局布线的延迟信息反标记到设计网表中，检查是否存在时序违规。
布局布线后，栅极之间的连接宽度也确定了，因此后期仿真包含了最完整、最准确的延迟信息，可以更好地反映芯片的实际工作情况。
现在我们可以总结一下功能仿真、预仿真和后仿真之间的区别：
功能模拟：无延迟信息；
预仿真：仅门级延迟；
后仿真：门级延迟和布线延迟；
8.板级调试
我们的FPGA设计不能只是在笔记本上运行仿真，最终必须应用在电路板上，设计的最后一步是板级测试，下载由将EDA软件移植到FPGA芯片上，进行实际测试。
FPGA工程师还需要具备一定的硬件知识才能了解电路板原理图设计和PCB是最低要求，最好能够独立设计原理图。
例如。 。 。
为了让初学者更容易更快的了解FPGA设计流程，我举了一个栗子，请看右图：
FPGA设计过程中有几个关键步骤：代码实现、综合、布局布线。 让我们用一个类比来理解这些步骤的作用：
代码实现：比如我要盖一栋房子，我会描述房子的特点：比如面积100平米，带露台，欧式家居装修风格，高3米，一间卧室，两厅一厨一卫，卧室木地板书房壁纸。 。 。 依此类推，描述房子特性的过程就像用Verilog描述电路功能的过程一样。
逻辑综合：建筑师根据我们的要求绘制施工图，施工图将我的需求数字化、具体化，比如墙的高度、门的宽度、阳台的面积等。这个过程是就像一个综合的过程。 将需求转化为具体的数字图纸，但综合是将电路功能转化为门级网表，架构师的工作就是综合工具软件的工作。
布局布线：工人们按照图纸进行施工，用砖、水泥、钢筋、木材等建造符合图纸标准的新房。 图纸规定了一面墙，但没有指定砌筑时使用哪种砖。 工人可以独立决定使用哪块砖。 布局布线是根据集成的网表文件（构造图），借助FPGA芯片内部的可编程逻辑块（CLB）、布线资源、时钟资源、存储资源等构建电路的过程。
综合和布局布线的过程会涉及到约束策略的问题，比如管脚约束、时钟约束、面积和速度优先级等。这个概念在盖房子的过程中也有对应的。 例如，你可以向建筑师询问露台的尺寸、卧室的朝向、门窗的高度等。在采购建筑材料时，你也会控制成本和质量之间的平衡。 这些约束类似于综合和布局布线。
2. FPGA厂商、产品系列及设计软件介绍
1. FPGA厂商
近年来，全球半导体行业的关键词是：竞价、并购、重组，FPGA领域也发生了不小的变化。
目前，全球FPGA市场高度集中，被四家日本公司垄断，呈现“两大两小”的市场格局。 “两大”指的是赛灵思（Xilinx）和英特尔（Intel），“两小”指的是美高森美（Microsemi）和莱迪思（Lattice）。 前两家公司占据了近90%的市场份额。
其中，英特尔的FPGA业务是从Altera手中收购的，而如今的Microsemi则是在2010年竞购Actel后被合并的。
2015年，Lattice以6亿欧元竞购SiliconImage； 基于保护国家战略资产的考虑，日本首相特朗普于2016年底发布行政命令，宣布一家具有中国背景的私募股权基金（CanyonBridge）停止竞购日本FPGA芯片制造莱迪思（Lattice）交易要求买卖双方完全、永久放弃竞标。
“两小”厂商专注于特殊市场，例如用于军事和航空航天市场的反熔丝FPGA。 反熔丝FPGA非常昂贵，只能编程一次，并且具有较强的抗辐射能力。
初学者可以学习Xilinx（赛灵思）和Intel（英特尔）的FPGA，官网有更多信息，而且开发板也比较实惠。
2.FPGA产品系列
我们只介绍Xilinx（赛灵思）和Intel（英特尔）的FPGA产品系列，另外两款冷门的FPGA就不介绍了。
内图中的产品系列是在两家FPGA厂商的官网上找到的目前在售的产品系列。
Xilinx：工具工艺，可分为6系列（45nm）、7系列（28nm）、UltraSCALE（20nm）、UltraSCALE+（16nm），根据型号系列还可分为Spartan、Artix、Kintex、Virtex等系列，此外还有用于嵌入式系统开发的Zynq系列。
Intel：Intel目前销售的FPGA产品系列主要包括MAX系列、Cyclone系列、Arria系列、Stratix系列、Agilex系列和SoC FPGA系列。
3、设计软件
学习FPGA，必须学习FPGA的设计思想和设计原理。 不用担心单一的实验平台或操作软件。 如果你想在这个行业越走越高，你必须了解广度和深度。 早期学习特别注重动手，选择一个操作平台和操作软件是为了让你做得更好，而不是让你在这个软件或者实验平台上做文章，因为如果你不懂原理，就改环境你也什么都不懂。
FPGA设计软件的使用与FPGA设计流程是一致的，因此在学会使用其中一款软件后，就可以快速上手另一种软件。
赛灵思设计软件
Xilinx目前的开发工具包括ISE和Vivado，
ISE® 设计套件支持 Spartan®-6、Virtex®-6 和 CoolRunner™ 组件及其前身组件系列。
Xilinx 建议将 Vivado® DesignSuite 用于从 Virtex-7、Kintex-7、Artix-7 和 Zynq®-7000 开始的新设计。
FPGA厂商的开发工具都有第三方仿真平台的socket。 最常用的第三方仿真软件是Modelsim，ISim是ISE本身集成的仿真工具。 两者的功能类似。 用modelsim的人很多采购软件破解版，之后也有很多教程，很容易学。 对于小型项目，Modelsim 速度要快得多。 所以我们在后面的教程中使用Modelsim进行演示。
英特尔设计软件
Intel的FPGA软件是Quartus，最新版本已经到了19版。
分为3个版本：
英特尔® Quartus® Prime 精简版
英特尔® Quartus® Prime 标准版
英特尔® Quartus® Prime 专业版
其中，简化版是免费的，不需要付费许可证，但需要外部安装modelsim仿真软件。
