关 键 字
杰克·基尔比发明了集成电路。戈登·摩尔提出了摩尔定律，其呈现指数曲线。同构集成与异构集成是相关概念。Chiplet 也与之相关。涉及系统空间、功能密度等方面。三大技术趋势为 IP 芯片化、集成异构化、IO 增量化。还有 EDA 工具。
引 子
1958 年 9 月 12 日，杰克·基尔比这位温和的巨人发明了集成电路。在当时，没有人能够预见到，这项发明将会给人类世界带来如此巨大的改变。
42 年之后，基尔比因发明了集成电路而荣获 2000 年诺贝尔物理学奖。诺奖对基尔比给出的中肯评价是“为现代信息技术奠定了基础”。
科学技术的进步常常是由一连串的梦想所推动的。集成电路也属于其中，自然也不例外。
基尔比是一位身高两米且性格温和稳重的 TI 工程师。他的梦想是：用一种半导体材料来制作电路所需的所有器件。
集成电路发明 7 年后，Intel 的创始人戈登·摩尔提出了一个预言式的梦想。他说集成电路上的器件数量每隔十八个月就会翻一番。这就是我们如今所熟知的摩尔定律。
最终，他们各自实现了梦想，并且推动了科技取得巨大进步。两个伟大的梦想相互叠加，进而造就了如今的半导体产业。
所有器件都能在一个硅片上进行集成，器件的数量会呈指数式上升，这便是我对两个伟大梦想的总结。
六十多年后的今天，整个集成电路产业的发展依然以它们为基石！
从同构到异构
事物的发展存在一个过程，包括出现、发展、成熟以及终结。技术的发展同样有着这样的过程。
基尔比认为，电路微型化的出路在于在一种材料上做出所有电路需要的器件。只需要一种半导体材料，就能将所有电子器件集成起来。如今，我们把这种方式称为同构集成 Homogeneous integration。
在这篇文章中，我们主要讨论的是另一个技术，即异构集成 Heterogeneous integration。
首先，我们了解一下从同构到异构的发展过程。
人类从基尔比开始，就一直致力于在硅片上制作出电路所需的所有器件。在摩尔定律的推动作用下，硅片上的器件数量呈现出指数式的增长态势。如今，在一平方毫米的硅片上，能够轻松集成超过一亿只器件。主流芯片更是集成了百亿量级的晶体管。
同构集成技术发展得很成熟，也不可避免地会有走向终结的时候。在同构集成逐渐成熟且难以持续发展的过程中，人类必须找到一种新的集成方式来延续，而这种方式就是异构集成。
异构集成中存在一个重点概念需被理解，此概念为 Chiplet。Chiplet 的意思是小芯片，即把现有的大芯片切割成小芯片，之后再进行集成。
为什么要把大芯片切割成 Chiplet 呢？要回答这个问题，就需要知晓 Chiplet 技术所带来的三大技术趋势。
大芯片被切割为 Chiplet 后再进行集成，同时器件的数量也不再以指数方式增长，这意味着摩尔定律终将走向终结。
笔者认为：器件会通过多种方式进行集成，并且系统空间内的功能密度会一直增长。
摩尔定律的终结相关内容，请参看作者著作《基于 SiP 技术的微系统》；系统空间的相关内容，请参看作者著作《基于 SiP 技术的微系统》；功能密度定律的相关内容，请参看作者著作《基于 SiP 技术的微系统》。
Chiplet技术
Chiplet 意思就是小芯片。我们可以将其想象为乐高积木的高科技版。首先把复杂功能进行分解，接着开发出多种具有单一特定功能且可进行模块化组装的“小芯片”（Chiplet），像实现数据存储功能的“小芯片”、实现计算功能的“小芯片”、实现信号处理功能的“小芯片”、实现数据流管理功能的“小芯片”等。并且以这些为基础，建立一个“小芯片”的集成系统。
简单来说，Chiplet 技术的方式如同搭积木。它把一些已经预先生产好的、能够实现特定功能的裸芯片（Chip），利用先进封装技术将它们集成在一起，从而形成一个系统级芯片。而这些基础的裸芯片被称作 Chiplet。
Chiplet 芯片能够运用更可靠且更廉价的技术来进行制造。较小的硅片自身也不容易出现制造方面的缺陷。另外，Chiplet 芯片无需采用相同的工艺，由不同工艺生产制造出来的 Chiplet 可以借助 SiP 技术有机地融合在一起。
Chiplet 技术的出现带来了新的芯片设计趋势。这种趋势可以简单描述为：IP 实现了芯片化；集成呈现出异构化；IO 实现了增量化。这三大技术趋势简称为 IP 芯片化、集成异构化、IO 增量化。
1.IP芯片化
IP 是集成电路的总称，其具有知识产权内核。它是经过反复验证且具有特定功能的宏模块，能够移植到不同的半导体工艺中。
在 SoC 阶段，IP 核设计对于 ASIC 电路设计公司和 FPGA 提供商来说是重要任务，并且能体现其实力。对于芯片开发软件而言，若它提供的 IP 核丰富，用户的设计就会更方便，其市场占用率也会越高。目前，IP 核已成为 SoC 系统设计的基本单元，可作为独立设计成果进行交换、转让和销售。
IP 核根据描述功能行为的不同进行分类，有三类。一类是软核（Soft IP Core），一类是固核（Firm IP Core），还有一类是硬核（Hard IP Core）。
当IP硬核是以芯片的形式提供时，就变成了Chiplet。
我们可以这样理解：SiP 里的 Chiplet 与 SoC 中的 IP 硬核相对应。Chiplet 是一种新的 IP 重用模式，即硅片级别的 IP 重用。
设计一个 SoC 系统级芯片，过去的方式是从不同的 IP 供应商那里购置一些 IP，包括软核、固核或硬核等，再将自研的模块与之结合，从而集成成为一个 SoC，接着在特定的芯片工艺节点上完成芯片设计以及生产的全部流程。有了 Chiplet 之后，对于某些特定的 IP 而言，无需自行进行设计和生产。只需购买他人已经实现好的硅片，接着在一个封装中将其集成起来，从而形成一个 SiP。
Chiplet 可被视为一种硬核形式的 IP 。它是以芯片的形式呈现的。所以，我们将其称作 IP 芯片化。
2.集成异构化
在半导体集成领域，Heterogeneous 意味着异构异质。在此，我们把它细分为异构 HeteroStructure 以及异质 HeteroMaterial 这两个层次的含义。
HeteroStructure Integration
在这篇文章里，异构集成主要指把多个由不同工艺单独制造的芯片封装进一个封装内部。这样做能增强功能性，还能提高工作性能。它可以对采用不同工艺、不同功能以及不同制造商制造的组件进行封装。
如上图所呈现的那样，把 7nm 的 Chiplet、10nm 的 Chiplet、28nm 的 Chiplet 以及 45nm 的 Chiplet 通过异构集成技术进行封装，使其组合在一起。
工程师借助异构集成技术，能够如同搭积木一般，在芯片库里把由不同工艺制成的 Chiplet 小芯片组合到一起。
HeteroMaterial Integration
近年来，集成硅（包括 CMOS 和 BiCMOS）的射频技术在功率方面取得了巨大进步，并且将频率扩展到了约 100GHz。然而，仍有众多应用只能依靠像磷化铟（InP）和氮化镓（GaN）这样的化合物半导体技术来实现。磷化铟可以提供最大频率为 1 太赫兹的晶体管，它具备高增益、高功率以及超高速混合信号电路。氮化镓还能让器件具备高达 100GHz 的输出频率。
将不同材料的半导体集成为一体，也就是异质集成 HeteroMaterial Integration，这样能产生尺寸小的产品，能产生经济性好的产品，能产生设计灵活性高的产品，还能产生系统性能更佳的产品。
如下图所示，将由 Si 生产加工的 Chiplet、由 GaN 生产加工的 Chiplet、由 SiC 生产加工的 Chiplet、由 InP 生产加工的 Chiplet 通过异质集成技术封装到一起，从而形成不同材料的半导体在同一款封装内协同工作的场景。
在单个衬底上，横向集成不同材料的半导体器件，比如硅和化合物半导体，同时也集成无源元件，像滤波器和天线等，这是 Chiplet 应用中比较常见的集成方式。
需要读者注意，目前不同材料的多芯片集成在基板上主要以横向平铺的方式进行集成。对于纵向堆叠集成，倾向于让堆叠中的芯片采用同种材质，这样就能避免因热膨胀系统等参数不一致而使产品可靠性降低，如下图所示。
3.IO增量化
前面讲的是 Chiplet 技术的优势。那么，IO 增量化给 Chiplet 带来了挑战。
IO 增量化体现在水平互联（RDL）方面，表现为增量化；同时也体现在垂直互联（TSV）方面，同样表现为增量化。
传统封装设计中，IO 数量通常被控制在几百个或者数千个。Bondwire 工艺一般能支持的 IO 数量最多为数百个。当 IO 数量超过一千个时，大多会采用 FlipChip 工艺。在 Chiplet 设计里，IO 数量有可能达到几十万个。为何会有如此大的 IO 增量呢？
我们知晓，一块 PCB 的对外接口一般不会超过几十。一款封装的对外接口在几百个到数千个之间。而在芯片内部，晶体管之间的互联数量有可能达到数十亿到数百亿个。越往芯片的内层深入，其互联的数量就会快速地增大。
Chiplet 是由大芯片切割而成的小芯片，它的互联自然不会少。经常会有一款采用 Chiplet 封装的硅转接板，其 TSV 数量超过 100K，互联数量超过 250K，这在传统封装设计中是难以想象的。
IO 进行了增量化，这使得 Chiplet 的设计对 EDA 软件提出了新的挑战。Chiplet 技术需要 EDA 工具在架构探索方面提供全面支持，需要 EDA 工具在芯片设计方面提供全面支持，需要 EDA 工具在物理及封装实现等方面提供全面支持，以便在各个流程中提供智能、优化的辅助，避免人为引入问题和错误。
Siemens EDA（Mentor）公司推出了支撑 Chiplet 集成的设计仿真验证工具。
总 结
基尔比开始后，同构集成技术历经六十多年的发展，如今已相当成熟，并且正逐渐迈向极致。与此同时，摩尔定律以指数增长的态势也难以持续下去，人类必须探寻一种新的集成方式来实现延续，而这种方式就是异构集成。
异构集成能够以更灵活的方式促使功能单位在系统空间进行集成，同时也能让系统空间的功能密度持续提升，然而这种提升不再呈现指数式的增长。
异构集成的单元被称作 Chiplet。Chiplet 技术给集成电路产业带来了新的变化，它既有新的优势，也带来了新的挑战。
总结而言，Chiplet 带来的技术趋势有以下三个：其一，IP 实现芯片化；其二，集成呈现异构化；其三，IO 呈现增量化。
