时隔两周，在二维半导体芯片之后，复旦在集成电路领域又取得了关键突破。
复旦大学集成芯片与系统全国重点实验室以及芯片与系统前沿技术研究院的周鹏 - 刘春森团队，构建了准二维泊松模型，从理论上对超注入现象进行了预测，打破了现有的存储速度理论极限，研制出了“破晓（PoX）”皮秒闪存器件，该器件的擦写速度能够提升至亚 1 纳秒（400 皮秒），意味着每秒可以执行 25 亿次操作，是目前世界上最快的半导体电荷存储技术。
相关成果的题目为《亚纳秒超注入闪存》（Subnanosecond flash memory enabled by 2D-enhanced hot-carrier injection），该成果于北京时间 4 月 16 日晚间在《自然》（Nature）期刊上发表。
颠覆现有存储架构 跑进亚纳秒级速度大关
AI 时代，大数据的高速存储具有重要意义。突破信息存储速度极限这一问题，一直是集成电路领域极为核心且基础性的问题之一，同时也是制约 AI 算力上限的关键技术瓶颈。要达成大数据的高速存储这一目标，就意味着与之相匹配的存储器必须在存储速度、能耗以及容量等方面都表现出色，如同“六边形战士”一般。
然而，既有存储器存在速度分级架构，此架构形似一座金字塔。位于塔上层的是易失性存储器，像 SRAM 和 DRAM 等，它们拥有纳秒级的高速存储，不过其存储容量较小，功耗较大，制造成本较高，并且在断电后数据会丢失。而位于塔底的是非易失性存储器，例如闪存，它恰恰与易失性存储器相反，克服了易失性存储器的种种劣势。但唯一的美中不足是，它的存取速度为百微秒级，不及易失性存储器存取速度的十万分之一，更不用说满足 AI 的计算需求了。
闪存除了速度外其他方面都是优点，那么是否有可能弥补它在速度方面的短板呢？基于此，周鹏 - 刘春森团队展开了攻关工作，他们试图重新界定存储的界限，去寻找一种“近乎完美”的存储器。
浮栅晶体管是闪存的基本存储单元，它由源极、漏极和栅极构成。在电子从源极顺着沟道向漏极流动的过程中，按下栅极这个“开关”，电子就能被拽入浮栅存储层，从而实现信息存储。
刘春森形象地解释道，过去为闪存提速的思路是，让电子先在跑道上热身并加速一段时间，等到具备了高能量之后，再按下开关。然而，在传统理论机制之下，电子的“助跑”距离较长，提速较为缓慢，并且半导体特殊的电场分布也决定了电子加速存在着理论上限，这使得闪存存储速度无法突破注入极值点。
团队从存储器件的底层理论机制开始着手。团队提出了全新的提速思路。这一思路是通过将二维狄拉克能带结构与弹道输运特性相结合。通过这种结合来调制二维沟道的高斯长度。通过调制二维沟道的高斯长度从而实现沟道电荷向浮栅存储层的超注入。在超注入机制之下，电子无需进行“助跑”就能够直接提升至高速状态。并且电子可以无限地进行注入。电子不再受到注入极值点的限制。
团队构建了准二维泊松模型，从而在理论上成功预测了超注入现象。基于此，研制出的皮秒闪存器件的擦写速度闯入了亚 1 纳秒大关（400 皮秒），其擦写速度相当于每秒可执行 25 亿次操作，并且该器件的性能超越了同技术节点下世界最快的易失性存储 SRAM 技术。
这是世界上至今最快的半导体电荷存储技术，达成了存储与计算速度相当的效果。在完成规模化集成之后，有望对现有的存储器架构进行彻底颠覆。基于该技术，未来的个人电脑将不再有内存和外存的概念，无需进行分层存储，并且能够实现 AI 大模型的本地部署。
十年磨一剑，做卡脖子领域的底层理论创新
将技术命名为“破晓”，其寓意是打破现有的存储速度分级架构，从而迎来一个全新的存储时代。在这个目标的引领下，团队把注意力集中在闪存技术的速度问题上，并且从浅到深地进行了长达十年的研究。
2015 年，刘春森正在攻读复旦硕士学位。在导师周鹏的指导下，他开展的第一项研究是闪存器件。他们清楚地知道，面对那高高筑起的技术壁垒，要是想在闪存这一处于被卡脖子状态的领域取得重大的突破，就只有另外开辟新的途径并且持续进行创新。
2018 年，团队借助多重二维材料搭建了二维半浮栅闪存结构。这种结构使得存取速度得以提升，达到了 10 纳秒量级。这是他们在纳米技术领域国际期刊 Nature Nanotechnology 上发表的首篇与闪存技术相关的成果。然而，该项技术的器件结构依然较为复杂。并且，在断电之后，数据仅能保存约十秒的时间。
2021 年，他们着手对传统理论机制进行修正。凭借 FN 隧穿这一闪存工作机制，团队首次察觉到双三角隧穿势垒超快电荷存储的机理，并且研制出了范德华异质结闪存，在将存储速度提升至 20 纳秒的同时，也保证了数据存储的非易失性，即数据能够保存达 10 年，该成果再次登上 Nature Nanotechnology。
但这两项成果与团队所期待的那种具有颠覆性的创新存在一定的距离。到现在，刘春森还常常会把 1967 年施敏博士（Simon Sze）和江大原（Dawon Kahng）在美国贝尔实验室提出浮栅晶体管概念时所发表的论文翻出来，对这篇为闪存技术奠定基础的经典之作反复进行阅读。
60 年已经过去。倘若依然沿着传统理论前行，或者仅仅依靠更换材料去碰运气，那么要做出颠覆性成果是很困难的。我们一直在进行思考，是否能够向前辈致敬并提出一个全新的闪存工作机制呢？刘春森如是说道。
团队决定从底层理论机制开始进行创新。2021 年底，他们对基于高斯定理进行理论创新有了初步的认识。最终在 2024 年，他们构建起了准二维泊松模型，经过测试验证后，迎来了最终的重要时刻。
“双腿”并行 推动原型器件集成落地
周鹏 - 刘春森团队在研究中有两条相互交织的主线，一是将实验室成果与产业化需求相衔接，二是确保理论创新与应用转化能够“双腿并行”。
过去注重理论创新，有时会挖一个坑后又更换。倘若你不继续往下深挖一步，将原型器件做到集成，那么产业界也不会接手来完成这一步。刘春森持有这样的观点。
团队在 2023 年发表的论文中验证了针对 2021 年理论成果所修正后的理论在其他半导体材料的通用性。2024 年实现了最大规模 1Kb 纳秒超快闪存阵列集成验证，并且成功研发出物理沟道尺寸 8 纳米的超快闪存器件。
此次研发的亚纳秒级原型器件能够向产业化落地加速推进，正是依托了这些前期完成的集成工作。团队把“破晓”与 CMOS 相结合，打造出了目前已成功流片的 Kb 级芯片。下一步，他们打算在 3 - 5 年的时间里，将其集成到几十兆的水平，到那时就可以授权给企业进行产业化。
存储技术作为智能时代的核心基座，其速度边界的拓宽，有可能引发应用场景的指数级革新，并且会成为我国在人工智能、云计算、通信工程等相关领域实现技术引领的“底气”之一。这场突破极限的挑战，还在继续。
