AI 正在迅猛发展，大模型的规模呈现出指数级增长的态势。起初的 GPT-3 拥有 1750 亿参数，而如今前沿模型正迈向万亿级参数的征程。每一次这样的跨越，都对计算资源提出了极为苛刻的要求，尤其是存储带宽，给传统的内存技术带来了巨大的挑战。
过去几十年里，服务器硬件的算力峰值通常以每两年 3 倍的速率快速提升，显示出了很强的计算潜能。不过，DRAM 带宽的增长速率仅仅是每两年 1.6 倍，片间互连带宽的增长速度更是仅为每两年 1.4 倍。这种发展速度不均衡，在 20 年的时间跨度里，导致内存的存取速度严重滞后于处理器的计算速度。内存瓶颈使得高性能处理器难以发挥出应有的功效，这对日益增长的高性能计算形成了极大的制约。
这种不均衡的发展，被业界称为“存储墙”问题。
“存储墙”的存在致使处理器的性能无法得以充分施展，对 AI 模型的训练和推理速度产生了严重的制约。相关研究表明，在某些大规模的 AI 训练任务里，因为内存墙的存在，处理器的实际利用率或许仅为理论峰值的 20%至 30%，这无疑是对计算资源的极大浪费。
HBM 的出现宛如一场存储领域的革命，它彻底改变了传统 DRAM 的布局模式。HBM 凭借超高的带宽，能够实现每秒 1.2TB 的数据传输速度，这个数字比传统 DRAM 大好几倍甚至数十倍。它有效缓解了内存带宽的压力，让 AI 芯片能更快速地获取和处理数据，进而大大提升了计算效率，满足了 AI 模型对带宽的极致需求。
HBM 能够实现如此高的带宽，其关键在于采用了先进的 3D 堆叠技术。这种技术通过硅通孔（TSV），把多个 DRAM 芯片垂直堆叠在一起，从而形成了一个紧密的存储模块。在传统的 DRAM 里，芯片是平铺在电路板上的，数据传输线路较长，会导致信号衰减和延迟较大。HBM 的 3D 堆叠结构具有使数据传输线路大幅缩短的作用，并且能让信号传输更加快速和稳定。
然而，HBM 在技术上展现出巨大优势。其制造过程是一场精密且复杂的“垂直革命”。核心在于 TSV、减薄封装和微凸点等关键技术的协同运用。每一个环节都蕴含极高技术难度和工艺挑战。高昂的成本或许成为制约其大规模应用的一大障碍。这使得许多对成本较为敏感的应用场景望而却步。
从综合方面来看，传统的 DRAM 遭遇了“存储墙”方面的瓶颈；由 DRAM 堆叠而成的 HBM 也面临着工艺较为复杂以及成本高昂的这些挑战。
传统 DRAM 及其路径延续性技术创新存在弊端，这些弊端开始暴露出来。市场急需能够满足新场景需求的存储器产品。在这种情况下，一些新型存储迎来了机会窗口。
DRAM 出现危机，新型存储技术展开激烈竞争。3D 铁电 RAM 成为了 DRAM 存储架构的颠覆者。
在探索替代 DRAM 技术的过程中，3D 铁电 RAM 显示出了很大的潜力，并且成为了引人注目的焦点。
其中，美国的 SunRise Memory 公司是这一领域的开拓者。他们一直致力于开发用于 AI 应用的 3D 铁电 RAM 芯片，并且他们的技术路径具有极大的创新性。
据悉，SunRise Memory 运用了垂直堆叠的 FeFET 存储单元。这种独特设计使得它的目标存储密度比传统 DRAM 芯片高出 10 倍。该技术通过巧妙利用 HfO2（二氧化铪）的铁电效应，实现了非易失性存储。这意味着在断电后数据能够得以保存，从而大大提高了数据的安全性和稳定性。
它的功耗比传统 DRAM 降低了 90%。这对功耗极为敏感的 AI 应用而言，是个巨大优势。在数据中心里，众多服务器需长时间运行，功耗降低后，既能减少能源成本，又能降低散热需求，进而降低整个数据中心的运营成本。
3D 铁电 RAM 与传统 DRAM 相比在性能上有明显优势。它具备 DRAM 的高速读写特性，能快速响应数据请求。它还拥有闪存的非易失性，无需频繁刷新数据，降低了能耗。
对此，SunRise 坚信 3D 铁电 RAM 可以给出高容量、高带宽且低功耗的替代选择。该公司组建了一支有 40 名工程师的团队，这些工程师分别处在美国和以色列。目前，他们正在对其铁电 RAM 进行设计，以便能够在现有的掌握 3D 工艺流程的大批量晶圆厂（像 3D NAND 晶圆厂那样）中进行生产。
SunRise 公司表示，该芯片级架构期望能够并行管理数百个独立的存储库。它致力于优化带宽，而非芯片面积和成本。这样做有助于降低延迟，并且能够支持以内存为中心的 AI 推理和训练以及高性能计算。如果这一目标得以实现，或许会给 AI 推理和训练以及高性能计算带来前所未有的变革。
然而，3D 铁电 RAM 要达成大规模商业化生产，面临着许多挑战。其一，在材料方面，需进一步对 HfO2 等铁电材料的性能进行优化，以提升其稳定性与可靠性。其二，在制造工艺上，要持续进行创新，降低生产成本，同时提高生产效率。
SunRise 没有透露将 3D 铁电 RAM 推向市场的具体时间，也没有透露哪些具备 3D 技术的制造商能够成为其合作伙伴。它只是在自己的网站上宣称，当前的开发过程已经进行到大约一半的程度。
韩国科学技术院（KAIST）在铁电存储领域取得了突破。
其研究团队针对 FeFET 与 HfO2 铁电效应展开研究。他们通过精准地调控 HfO2 铁电材料的准同型相界（MPB）。并且成功地实现了低功耗、高可靠性的 FeFET 器件。这一成果为存储技术的发展开拓了新的路径。
据悉，准同型相界是铁电材料中两种相之间的一个特殊区域。在这个区域里，材料的性能会出现显著的变化。KAIST 的研究团队很巧妙地运用了这一特性，他们通过调整材料的成分以及制备工艺，从而使 FeFET 器件的性能获得了极大的提升。他们研发的 FeFET 器件，其存储单元面积能够缩小到 4F²。这一成果使得存储密度得到了大幅提升，并且为 3D DRAM 堆叠奠定了坚实的基础。
这种新型的 FeFET 器件在实际应用中整体来看展现出了巨大潜力。在数据中心里，它能够提高存储系统的性能，还能降低能耗，为大规模数据存储和处理提供更高效的解决办法。当然，从实验室研究到实际应用这一过程中，还有很长的道路要走。研究团队需要进一步对器件的性能进行优化，提升其兼容性和稳定性，从而满足不同应用场景的需求。同时，还需要与产业界紧密合作，推动技术的产业化进程。
DRAM+非易失性内存，新革新
内存供应商 Neumonda GmbH 与 Ferroelectric Memory Co.（FMC）进行了联手合作，其目的是帮助销售 FMC 的“DRAM+”非易失性内存。
Neumonda 拥有在 DRAM 内存设计和测试领域的多项专利。它将为 FMC 提供内存咨询服务，同时也会为 FMC 的非易失性 DRAM+产品提供 Rhinoe、Octopus 和 Raptor 测试平台。两家公司将会在测试解决方案的设计与提供方面展开合作，并且也会在 DRAM+的市场营销方面进行合作。
FMC于 2016 年成立。它是德累斯顿工业大学孵化器公司 NaMLab GmbH 的衍生公司。据悉，FMC 成立的最初目的是把 HfO2 铁电效应这一具有颠覆性的发明运用到半导体存储器中。把它应用于 DRAM 后，能将 DRAM 电容器转变为低功耗且非易失性的存储设备，并且在保持 DRAM 高性能的同时，能够生产出适用于 AI 计算的具有颠覆性的非易失性 DRAM 存储器。
较旧的 FeRAM 技术容量有限。其通常以锆钛酸铅 (PZT) 作为铁电层。大多数商用产品的容量最多只有几兆字节，4MB 或 8MB 是较为常见的情况。PZT 无法随着工艺节点的缩小而良好地扩展，并且与标准 CMOS 工艺的集成存在困难且成本高昂。因此，1T1C（一个晶体管，一个电容器）这样的单元结构占用的面积比 NAND 大。
转向 HfO₂会改变游戏规则。HfO₂能够与 CMOS 兼容，能够在远低于 10nm 的制程下进行，还可以与现有的半导体制造工艺相集成。所以，利用 HfO₂能够实现更高的密度和性能，有可能达到千兆位到千兆字节的范畴，从而使其更接近 DRAM。
Neumonda 的系统能够使成本显著降低。
FMC 将 DRAM+理念扩展到了 Chiplet 形式的非易失性缓存存储器。
Imec重构DRAM架构：2T0C设计改写游戏规则
以读取存储的电荷量或存储新电荷。
多年来，单元密度得以扩展，这使得业界能够推出后续几代 DRAM 技术，也能够应对日益增长的 DRAM 需求。但从 2015 年左右开始，DRAM 内存技术一直难以跟上处理器逻辑部分性能改进的步伐。扩展问题、成本问题以及功率效率问题构成了不断上升的“内存墙”的组成部分。大电容对 1T1C 位单元的可扩展性以及 3D 集成起到了限制作用，而 1T1C 位单元的可扩展性和 3D 集成是迈向高密度 DRAM 的最终途径。同时，随着存取晶体管变得越来越小，它为电容电荷的流失提供了越来越大的漏电路径。这样会降低数据保留时间，并且需要更频繁地刷新 DRAM 单元，进而影响功耗。
2020 年，imec 报告了一种新的 DRAM 位单元概念。这种概念能够一次性解决两个问题：其一，一个位单元由两个薄膜晶体管组成，其中一个用于读取，一个用于写入；其二，位单元无电容器。并且，薄膜晶体管的导电通道由氧化物半导体组成，比如氧化铟镓锌（IGZO）。基于 IGZO 的晶体管因其宽带隙，所以具有极低的关断电流。这种极低的关断电流有利于存储器的保留时间、刷新率和功耗。并且，更长的保留时间放宽了对存储电容的要求，还允许读取晶体管的寄生电容接管存储元件的角色。
同时，制造 IGZO 2T0C 位单元比传统单元更简单，且更具成本效益。IGZO 材料除了 Si 之外，能够在相对较低的温度下沉积，这样就能与后端制程（BEOL）工艺相兼容。这为新的 DRAM 架构开启了大门。
首先，它能够把 DRAM 外围设备移至 DRAM 存储器阵列的下方，而非在其旁边。这样做减少了 DRAM 存储器芯片所占据的空间，并且让阵列与外围设备之间的连接变得更为高效。在这样的配置里，2T0C DRAM 位单元被集成到了外围设备的 BEOL 中，而这是由 IGZO 材料的特性所决定的。
其次，新颖的位单元为 2D 或 3D 堆叠配置开辟了道路，进而提高了密度。这些堆叠配置有助于打破存储器的壁垒，让 DRAM 存储器能在云计算和人工智能等数据密集型应用中持续发挥关键作用。在不同层面实现两个晶体管（堆叠 2T0C）具有低关断电流、导通电流等额外益处。能够分别对两个晶体管进行优化。
imec 率先提出这一概念，之后在 2020 年 IEEE 国际电子设备会议 (IEDM) 上首次进行了实验演示，演示的是功能性 2T0C DRAM 单元。
首批 2T0C DRAM 单元凭借低关断电流的优势，其保留时间大于 400 秒。这个时间大约是典型 DRAM 刷新时间的 1000 倍。这些结果是在对基于 IGZO 的薄膜晶体管进行缩放和优化后得到的，而这些晶体管是在 300 毫米晶圆上加工的。优化的目的是抑制氧和氢缺陷的影响，因为这是开发性能良好的基于 IGZO 的晶体管所面临的主要挑战之一。将栅极长度为 45nm 的优化晶体管集成到 2T0C DRAM 位单元架构里，并且把读取晶体管的寄生电容当作存储元件。
(b) 有相应的 TEM 图像，其中 W 表示写入，R 表示读取，WL 表示字线，BL 表示位线。
接下来，imec 开始进行探索。这种探索是为了能够提高 2T0C DRAM 的密度。同时，也为了改善其性能和可靠性指标。这些指标包括关断电流、数据保留、耐久性、导通电流和阈值电压。
2021 年的 IEDM 上，imec 研究人员展示了一种改进后的基于 IGZO 的 2T0C DRAM 位单元。这种位单元的保留时间超过 1000 秒，耐久性几乎是无限的，达到了大于 1011 次的读写周期，并且写入时间也有相关表现。
这些突破性成果是在对 IGZO 晶体管的材料堆叠和集成方案进行优化后获得的。采用了后栅极方法，还采用了埋氧隧道和自对准接触，并且结合了缩放栅极电介质（Al2O3）的厚度。实施埋氧隧道并与 O2 环境中的退火相结合，使得 IGZO 通道中的氧空位浓度降低了，这有利于开启和关闭电流。
这项 IGZO-DRAM 技术为更积极的 DRAM 微缩提供了基础。IGZO 晶体管的栅极长度缩小到了 14nm，并且依然保持着大于 100s 的保持时间。研究人员还展示了 2T0C DRAM 单元的一种变体，其 IGZO 层的厚度显著减小，为 5nm。这使得对氧隧道和 O2 退火步骤的需求得以消除，进而简化了工艺流程。Imec 展示了功能晶体管，该晶体管具有共形沉积的薄 IGZO 通道，其厚度为 5nm，是通过 ALD 技术实现的。这一晶体管是迈向 3D DRAM 集成的垫脚石。
最近，imec 把常用的离子束蚀刻（IBE）替换为反应离子蚀刻（RIE）技术，用于对 2T0C 晶体管的有源模块进行图案化。RIE 能够在极小的尺寸（小于 100nm）上进行图案化，并且损伤有限，这样就能进一步减少面积消耗。这些晶体管能有效抑制晶体管侧壁上的外部泄漏路径，所以在 2T0C DRAM 位单元中使用它们，能将保留时间大大提高到 4.5 小时以上。
据悉，imec 的颠覆性 DRAM 概念具有很大潜力。这一潜力引起了世界各地大学的兴趣，也引起了研究机构的兴趣，还引起了公司的兴趣。几个研究小组开始进行研究，他们研究其他位单元配置，研究晶体管性能“助推器”，研究替代氧化物半导体材料。
中国科学院微电子研究所在 2021 年开始发布关于 2T0C IGZO DRAM 的文章，此文章展示了一种对多位操作有利的替代 2T0C 配置。之后还展示了拥有垂直集成 IGZO 通道的晶体管。单片堆叠“垂直”读写晶体管具备某种能力，这种能力使得面积高效的 4F2 2D DRAM 单元配置成为可能；旺宏达成了一个成果，即实现了具有环绕栅极和环绕通道 IGZO FET 的 3D 2T0C 位单元；北京大学依据材料堆叠工程对 IGZO 晶体管进行了优化，进而提高了 2T0C DRAM 单元的性能。
除了 IGZO 外，像 W 掺杂的氧化铟（IWO）这类其他氧化物半导体通道材料的薄膜晶体管也在被考虑。斯坦福大学起初考虑选用氧化铟锡（ITO）以达成 2T0C。在 2024 年，他们还与台积电一同合作，利用 IWO 制造出了 n 型薄膜晶体管。他们首次把 IWO n 型晶体管和由氧化物半导体制成的 p 型晶体管进行结合。这样做是为了提高性能，同时减少耦合效应。
Yole 发布的 2024 年报告显示，2T0C IGZO-DRAM 最近被添加到长期 DRAM 技术路线图中。该技术被视为实现备受期待的 3D DRAM 的可能方法之一。同时，未来几年，边缘设备上对 AI 的需求预计会大幅增长，进而产生对高密度嵌入式 DRAM (eDRAM)的需求。无电容器的 IGZO-DRAM 技术是此应用中很有吸引力的一个候选者。由于它具有开创性的活动，imec 开始研发与 BEOL 相兼容的 eDRAM 实现方式。
多年来，imec 在可靠性故障的建模方面取得了长足进步，为制造可靠的 IGZO 晶体管提供了思路。
相变存储器，低功耗与高性能的双重突破
有众多新型存储技术在持续涌现。这些新型存储技术都有各自独特的优势。它们在替代 DRAM 的赛道上展开了激烈的竞争。
相变存储器（PCM）便是其中的佼佼者。
PCM 的原理在于通过对温度进行改变，从而使相变材料能够在低电阻结晶（导电）状态与高电阻非结晶（非导电）状态之间进行转换。PCM 具有低延时这一优势，同时还具备寿命长、功耗低、密度高以及抗辐照特性好等特点。
Intel 和 Micron 合作开发的 3D XPoint 技术，大家较为熟悉，它是 PCM 的一种。然而，随着英特尔傲腾内存业务的关闭，3D XPoint 内存技术也已走到尽头。
据报道，韩国 KAIST 的 Shinhyun Choi 教授团队研发出的纳米灯丝技术，给 PCM 的发展带来了新的进展。这项技术创建了相变纳米丝，使得 PCM 的功耗降低了 15 倍，从而成功地解决了传统 PCM 功耗过高的难题。这项技术的原理在于利用材料在不同相态之间进行转变，以此来存储数据。并且通过对相变过程进行精确控制，从而实现了高速、低功耗的数据读写。
这种新型 PCM 与传统 PCM 相比，它保持了速度快的优点，也保持了 ON/OFF 比大的优点，还保持了变化小的优点以及多级存储特性的优点。并且它实现了低功耗运行。它兼具 DRAM 的速度，同时兼具 NAND 的非易失性，这使得数据存储更加稳定可靠，为存储技术的发展开辟了新的道路。
相变存储器在物联网设备中可以作为存储解决方案，此方案高效，能够满足设备对低功耗的需求，也能满足设备对高性能的需求。
新型非易失性存储器：UK III-V Memory
英国兰开斯特大学的研究人员研发出了一种新型非易失性存储器，它基于 GaSb/InAs，名为 UK III-V Memory。
该技术是以 20nm 光刻工艺来构建的。它的写入时间只有 5ns，和 DRAM 是相当的。并且写入能耗仅仅是 DRAM 的 1%。它采用了“双阱共振隧道结”，利用交替的 GaSb 和 InAs 层来实现数据存储。它具备类似闪存那样简单的读取特性，同时还能够在断电的情况下保持数据的完整性。这意味着设备在断电后不用重新加载数据，能够几乎马上打开电源，并且可以返回到上次停止的位置，从而大大提升了设备的使用效率。
该团队的首席研究员 Manus Hayne觉得，这项技术有希望替代价值达 1000 亿美元的 DRAM 和闪存市场。当下，团队正在为其申请专利。在移动设备方面，用户期望设备能够迅速启动并恢复至上次使用的状态。UK III-V Memory 的问世正好符合了这一需求，未来有望在移动设备存储领域起到重要作用。
SOT-MRAM技术，新突破
磁阻式随机存取存储器（MRAM）在持续发展。它是基于隧穿磁阻效应的技术。利用磁性材料的磁阻效应来存储数据。具有非易失性等优势。还具有高速读写、无限次擦写等优势。随着技术持续进步。MRAM 的存储密度在提高。性能也在提升。成本逐渐下降。有望在未来存储市场中占有一席之地。
目前主流的 MRAM 技术是 STT MRAM。它利用隧道层的“巨磁阻效应”来读取位单元。当隧道层两侧的磁性方向一致时，位单元呈现低电阻。而当磁性方向相反时，位单元的电阻会变得很高。
此外，磁性随机存取存储器（MRAM）基于自旋轨道扭矩（SOT）正在不断取得进展。德国美因茨约翰内斯古腾堡大学（JGU）的研究团队与法国 Antaios 公司展开合作，他们利用轨道霍尔效应研发出了一种新型的 SOT-MRAM。
该 SOT-MRAM 技术在写入电流方面实现了突破，将其降低了 20%。该技术在能效比方面也实现了突破，使其提升了 30%。并且通过轨道霍尔效应，该技术能确保数据可以保存十年以上。
传统的 SOT-MRAM 依赖强自旋轨道耦合的金属材料，像铂和钨。而该技术不一样，它利用轨道霍尔效应把电荷电流转换成轨道电流，这样就避免了依赖稀有且昂贵的材料，使得生产成本降低。并且它具有非易失性和低功耗的特性，所以很适合应用在数据中心和高性能计算等领域。数据中心里，有大量的数据需要能快速地被存储和读取。并且，对存储设备的稳定性以及可靠性有着极高的要求。而新型 SOT-MRAM 的出现，给数据中心的存储需求带来了新的解决办法。
写在最后
HBM 实现了 3D 封装，铁电存储有了材料革新，AI 促使半导体产业迈入了“架构+材料”双轮驱动的新时。
存储单元从二维平面转变为三维立体，数据存储突破了易失性的边界，AI 算力的下一个十年，会由存储技术持续不断的革命来书写，全球的存储产业正在进行一场深刻的重新构建。
AI 浪潮强劲拉动，各大厂商纷纷加大在 HBM 领域的布局，目的是抢占市场先机。同时，随着技术不断进步，未来的存储市场会呈现出多元化的发展态势。从上文可以看出，业界有许多技术都在觊觎着 DRAM 的“宝座”。3D 铁电 RAM 这种技术，以及 DRAM+、IGZO 2T0C、SOT-MRAM、自旋电子器件等其他新技术，也在持续突破传统存储架构的束缚，并且展现出了极为巨大的发展潜力。这些技术目前正逐步从实验室迈向工程验证阶段，有希望在未来几年内实现商业化应用。
上文提到，传统路径中延续性技术创新的弊端已显现，市场急需能满足新场景需求的存储器产品，于是新型存储迎来了机会窗口。
新型存储技术崛起会给市场带来更多选择，这些技术会与 HBM 相互补充。不同存储技术依据自身特点和优势，在不同应用场景中发挥重要作用，一起推动存储行业发展。这也会进一步重塑半导体产业格局，给行业带来新机遇和挑战。
本文来自微信公众号，作者：L晨光，36氪经授权发布。
